แสดงหลักการเทคโนโลยีอินเทอร์เฟซ LVDS และการแนะนำโดยละเอียด

หลังจากการพัฒนาของฝ่ายวิจัยและพัฒนาเทคโนโลยีเซินเจิ้น Hongjia บริษัทของเราได้เชี่ยวชาญเทคโนโลยีหน้าจอ LCD LVDS ที่เป็นผู้ใหญ่ ปัจจุบันมีหน้าจอ LVDS ขนาด 2.6 นิ้วความละเอียด 800*480 และหน้าจอ LVDS ขนาด 7 นิ้วความละเอียด 1024*600 ในการผลิตจำนวนมาก และ LVDS ขนาด 8 นิ้ว และ LVDS ขนาด 10.1 นิ้ว ส่วนใหญ่ใช้ในกลุ่มลูกค้าการควบคุมอุตสาหกรรมและการปรับแต่งอุตสาหกรรม
หลักการทางเทคนิคของ LVDS และการแนะนำโดยละเอียด
ด้วยความนิยมที่เพิ่มขึ้นของอินเทอร์เน็ต อุปกรณ์สื่อสารทุกประเภทจึงได้รับความนิยมมากขึ้นเรื่อยๆ ในหมู่ผู้บริโภค ซึ่งนำไปสู่ความต้องการการส่งข้อมูลที่เพิ่มขึ้นอย่างมาก นอกจากนี้ ทีวีดิจิทัล ทีวีความละเอียดสูง และภาพสีล้วนต้องการแบนด์วิธที่สูงกว่า ดังนั้นวิศวกรออกแบบระบบจึงต้องอาศัยเทคโนโลยีอนาล็อกในการออกแบบระบบวงจรและรองรับการส่งข้อมูล การส่งสัญญาณดิฟเฟอเรนเชียลแรงดันต่ำ (เรียกสั้น ๆ ว่า LVDS) เป็นหนึ่งในเทคโนโลยีอะนาล็อกที่วิศวกรสามารถใช้ในการออกแบบระบบสัญญาณผสม LVDS ใช้เทคโนโลยีวงจรอะนาล็อกความเร็วสูงเพื่อให้แน่ใจว่าสายทองแดงสามารถรองรับการรับส่งข้อมูลที่สูงกว่ากิกะบิตได้
1 ความรู้เบื้องต้นเกี่ยวกับ LVDS
LVDS (Low Voltage Differential Signaling) เป็นเทคโนโลยีสัญญาณดิฟเฟอเรนเชียลแบบแกว่งต่ำที่ช่วยให้สามารถส่งสัญญาณที่อัตราหลายร้อย Mbps บนคู่ดิฟเฟอเรนเชียล PCB หรือสายเคเบิลแบบบาลานซ์ แอมพลิจูดแรงดันต่ำและเอาต์พุตไดรฟ์กระแสต่ำทำให้มีสัญญาณรบกวนต่ำและสิ้นเปลืองพลังงานน้อย
เป็นเวลาหลายทศวรรษแล้วที่การใช้แหล่งจ่ายไฟ 5V ทำให้อินเทอร์เฟซระหว่างวงจรลอจิกของเทคโนโลยีและผู้จำหน่ายต่างๆ ง่ายขึ้น อย่างไรก็ตาม ด้วยการพัฒนาวงจรรวมและข้อกำหนดสำหรับอัตราข้อมูลที่สูงขึ้น แหล่งจ่ายไฟแรงดันต่ำจึงกลายเป็นความต้องการเร่งด่วน การลดแรงดันไฟฟ้าไม่เพียงแต่ช่วยลดการใช้พลังงานของวงจรรวมที่มีความหนาแน่นสูงเท่านั้น แต่ยังช่วยลดการกระจายความร้อนภายในชิป ซึ่งช่วยปรับปรุงระดับการรวมระบบ
เครื่องรับ LVDS สามารถทนต่อแรงดันไฟฟ้ากราวด์ที่แตกต่างกันอย่างน้อย ±1V ระหว่างไดรเวอร์และเครื่องรับ เนื่องจากแรงดันไบแอสทั่วไปของไดรเวอร์ LVDS คือ +1.2V ผลรวมของการเปลี่ยนแปลงแรงดันไฟฟ้าของกราวด์ แรงดันไบแอสของไดรเวอร์ และสัญญาณรบกวนที่ประกอบเข้าด้วยกันเบาๆ จึงเป็นแรงดันไฟฟ้าโหมดทั่วไปที่อินพุตตัวรับโดยสัมพันธ์กับ พื้นรับ ช่วงโหมดทั่วไปนี้คือ: +0.2V~+2.2V ช่วงแรงดันไฟฟ้าขาเข้าที่แนะนำของเครื่องรับคือ: 0V~+2.4V
2 การออกแบบระบบ LVDS
การออกแบบระบบ LVDS กำหนดให้ผู้ออกแบบควรมีประสบการณ์ในการออกแบบบอร์ดเดี่ยวความเร็วสูงพิเศษ และเข้าใจทฤษฎีการส่งสัญญาณที่แตกต่างกัน การออกแบบบอร์ดดิฟเฟอเรนเชียลความเร็วสูงไม่ใช่เรื่องยากนัก ต่อไปนี้จะแนะนำประเด็นที่ควรสนใจโดยย่อ
2.1 บอร์ดพีซีบี
(A) ใช้ PCB อย่างน้อย 4 ชั้น (จากบนลงล่าง): ชั้นสัญญาณ LVDS, ชั้นกราวด์, ชั้นพลังงาน, ชั้นสัญญาณ TTL;
(B) แยกสัญญาณ TTL และสัญญาณ LVDS ออกจากกัน มิฉะนั้น TTL อาจถูกเชื่อมต่อกับสาย LVDS วิธีที่ดีที่สุดคือวางสัญญาณ TTL และ LVDS บนชั้นต่าง ๆ ที่แยกจากกันด้วยกำลัง/กราวด์
(C) ค้นหาไดรเวอร์ LVDS และตัวรับสัญญาณให้ใกล้กับปลาย LVDS ของตัวเชื่อมต่อมากที่สุด
(D) ใช้ตัวเก็บประจุหลายตัวแบบกระจายเพื่อหลีกเลี่ยงอุปกรณ์ LVDS โดยวางตัวเก็บประจุแบบยึดบนพื้นผิวไว้ใกล้กับพินกำลัง/กราวด์
(E) ชั้นพลังงานและชั้นพื้นดินควรใช้เส้นหนา ห้ามใช้กฎการเดินสาย50Ω
(F) รักษาเส้นทางส่งคืนระนาบกราวด์ PCB ให้กว้างและสั้น
(G) ระนาบกราวด์ของทั้งสองระบบควรเชื่อมต่อด้วยสายเคเบิลที่ใช้สายทองแดงส่งคืนกราวด์ (สายส่งคืน gu9ound)
(H) ใช้จุดแวะหลายจุด (อย่างน้อยสองจุด) เพื่อเชื่อมต่อกับระนาบกำลัง (เส้น) และระนาบกราวด์ (เส้น) และสามารถบัดกรีตัวเก็บประจุแบบยึดบนพื้นผิวเข้ากับแผ่นผ่านได้โดยตรงเพื่อลดการพันสายไฟ
2.2 สายไฟบนเรือ
(A) ทั้งไมโครสตริปและสตริปไลน์มีประสิทธิภาพที่ดี
(B) ข้อดีของสายส่งไมโครเวฟ: โดยทั่วไปแล้วจะมีอิมพีแดนซ์ดิฟเฟอเรนเชียลที่สูงกว่าและไม่ต้องการจุดแวะเพิ่มเติม
(C) Stripline ให้การป้องกันที่ดีกว่าระหว่างสัญญาณ
2.3 Differential lines
(A) ใช้เส้นอิมพีแดนซ์แบบควบคุมที่ตรงกับอิมพีแดนซ์ดิฟเฟอเรนเชียลและความต้านทานการสิ้นสุดของสื่อการส่ง และทำให้คู่ของเส้นดิฟเฟอเรนเชียลอยู่ใกล้กันมากที่สุด (น้อยกว่า 10 มม.) ทันทีหลังจากออกจากชิปในตัว ซึ่งสามารถลดการสะท้อนและ ตรวจสอบให้แน่ใจว่าการมีเพศสัมพันธ์เสียงที่ได้รับคือเสียงโหมดทั่วไป
(B) Match the lengths of the differential line pairs to reduce signal distortion and prevent electromagnetic radiation from causing phase differences between signals;
(C) อย่าพึ่งพาฟังก์ชั่นการกำหนดเส้นทางอัตโนมัติเพียงอย่างเดียว แต่ให้ปรับเปลี่ยนอย่างระมัดระวังเพื่อให้ได้การจับคู่อิมพีแดนซ์ที่แตกต่างกันและบรรลุการแยกเส้นดิฟเฟอเรนเชียล
(D) ลดจุดแวะและปัจจัยอื่น ๆ ที่ทำให้เกิดความไม่ต่อเนื่องของสาย;
(E) หลีกเลี่ยงรอย 90° ที่จะทำให้เกิดความไม่ต่อเนื่องของความต้านทาน และใช้ส่วนโค้งหรือเส้นพับ 45° แทน
(F) ภายในคู่ดิฟเฟอเรนเชียล ระยะห่างระหว่างสายไฟทั้งสองควรสั้นที่สุดเท่าที่จะเป็นไปได้เพื่อรักษาการปฏิเสธโหมดทั่วไปของเครื่องรับ บนกระดานที่พิมพ์ ระยะห่างระหว่างเส้นดิฟเฟอเรนเชียลทั้งสองควรสอดคล้องกันมากที่สุดเพื่อหลีกเลี่ยงความไม่ต่อเนื่องในอิมพีแดนซ์ดิฟเฟอเรนเชียล
2.4 เทอร์มินัล
(A) ใช้ตัวต้านทานเทอร์มินัลเพื่อให้ได้ค่าที่ตรงกันสูงสุดกับสายส่งดิฟเฟอเรนเชียล โดยทั่วไปค่าความต้านทานจะอยู่ระหว่าง 90 ถึง 130Ω และระบบก็เช่นกัน
ตัวต้านทานปลายสายนี้จำเป็นสำหรับการสร้างแรงดันไฟฟ้าที่แตกต่างกันเพื่อการทำงานที่เหมาะสม
(B) วิธีที่ดีที่สุดคือใช้ตัวต้านทานแบบยึดบนพื้นผิวที่มีความแม่นยำ 1 ถึง 2% ในการเชื่อมต่อเส้นดิฟเฟอเรนเชียล หากจำเป็น คุณยังสามารถใช้ค่าความต้านทานสองค่าของ
ตัวต้านทาน 50Ω พร้อมตัวเก็บประจุอยู่ระหว่างกราวด์เพื่อกรองสัญญาณรบกวนในโหมดทั่วไป
2.5 หมุดที่ไม่ได้ใช้
พินอินพุตตัวรับ LVDS ที่ไม่ได้ใช้ทั้งหมดจะลอยอยู่ พินเอาต์พุต LVDS และ TTL ที่ไม่ได้ใช้ทั้งหมดจะลอยอยู่ และพินอินพุตการส่ง/ไดรเวอร์ TTL และพินควบคุม/เปิดใช้งานที่ไม่ได้ใช้เชื่อมต่อกับพลังงานหรือกราวด์
2.6 การเลือกสื่อ (สายเคเบิลและขั้วต่อ)
(A) การใช้ตัวกลางอิมพีแดนซ์แบบควบคุม ค่าอิมพีแดนซ์ดิฟเฟอเรนเชียลจะอยู่ที่ประมาณ 100Ω และจะไม่เกิดความไม่ต่อเนื่องของอิมพีแดนซ์ขนาดใหญ่
(B) สายเคเบิลแบบบาลานซ์ (เช่น สายคู่ตีเกลียว) โดยทั่วไปจะดีกว่าสายเคเบิลที่ไม่บาลานซ์ เพียงเพื่อลดสัญญาณรบกวนและปรับปรุงคุณภาพสัญญาณ
(C) เมื่อความยาวสายเคเบิลน้อยกว่า 0.5 ม. สายเคเบิลส่วนใหญ่สามารถทำงานได้อย่างมีประสิทธิภาพ เมื่อระยะห่างระหว่าง 0.5 ม. ถึง 10 ม. กสท
3 (หมวด 3) สายคู่บิดเกลียวมีประสิทธิภาพ ราคาถูก และหาซื้อได้ง่าย เมื่อต้องการระยะห่างมากกว่า 10 เมตร และต้องการความเร็วสูง ขอแนะนำให้ใช้สายตีเกลียว CAT 5